14bit逐次逼近型模数转换器设计  

作　　者：郭佳宇 罗志宇 

机构地区：[1]东南大学吴健雄学院,江苏南京211100

出　　处：《中文科技期刊数据库（全文版）工程技术》2022年第10期152-155,共4页

摘　　要：本文提出了一种逐次逼近型模数转换器的设计,采用了tsmc65nm工艺。在1MS的时钟频率下,分辨率为14bit,信噪失真比为86 dB,无杂散动态范围为86db。动态比较器具有比较速度快、功耗低的特点,本文采用了采用了双电流控制型动态锁存比较器以克服其失调电压高的缺点。本设计采用全差分分段电容结构的DAC电容阵列和VCM-Based开关方式实现整个DAC模块,降低了电容匹配的难度。采用了共用栅压自举结构的采样开关,并采取了低位多位采样开关共用一个栅压自举结构的形式,减少了采样开关所消耗功耗,同时也减少了自举电容的数量,节省了面积。

关 键 词：高速高精度SAR ADC 动态比较器 栅压自举电路 

分 类 号：TN792[电子电信—电路与系统]