基于FPGA的快速位同步系统设计  

Fast Bit Synchronization System Design Based on FPGA

作　　者：管立新[1] 

机构地区：[1]赣南师范学院电子信息学院,江西赣州341000

出　　处：《微计算机信息》2008年第5期185-186,305,共3页Control & Automation

摘　　要：从时分复接系统对位同步系统的性能要求出发,提出了一种基于FPGA的快速位同步系统的设计方案,给出了位同步系统的实验仿真,结果表明该系统有较快的位同步建立时间,节省了FPGA的耗用资源,系统工作稳定、可靠。According to the performance requirement of bit synchronization in Time Division Multiplexer system,the paper proposed a method to design fast bit synchronization system based on FPGA. The imitation and experiment of bit synchronization system were given,experiment result shows,the system can build synchronization quickly,the circuit work stably and reliable.

关 键 词：位同步 同步建立时间 现场可编程门阵列 仿真 

分 类 号：TN791[电子电信—电路与系统]