FPGA被动串行配置方法在税控机中的应用  

FPGA PS Configuration Applied in Fiscal Cash Register

作　　者：苏岚[1] 陈铭[1] 钟锐[1] 

机构地区：[1]东南大学国家专业集成电路工程中心,南京210096

出　　处：《电子器件》2007年第2期575-578,共4页Chinese Journal of Electron Devices

摘　　要：在高端税控机系统中,使用基于ARM7TDMI的微处理器SEP3203对Cyclone系列的EP1C3T144C8进行被动串行配置.当微处理器SEP3203运行在75MHz,配置文件ttf格式为315kbyte时,在AXD1.2环境中完成对FPGA EP1C3T144C8的配置大约需要5s的时间.而当本程序编译为系统应用程序烧录在Flash中,系统上电后自动配置FPGA时,配置完成时间低于3s.Introduced the implementation of Cyclone EP1C3T144C8 FPGA configuration with PS mode using embedded microprocessor SEP3203 based on ARM7TDMI in advanced Fiscal cash register.Only 5 s for the complete configuration,while ARM MPU operated on 75 MHz and the configuration file was 315 kbyte.When burned this program into FLASH,it was less than 3 s for complete configuration.

关 键 词：FPGA 税控机 ARM7TDMI SEP3203 被动串行配置PS 

分 类 号：TH692[机械工程—机械制造及自动化]