基于新Euclid实现结构的高速RS译码方案及FPGA实现  

作　　者：张国华[1] 王菊花[1] 周诠[1] 

机构地区：[1]西安空间无线电技术研究所,西安710000

出　　处：《空间电子技术》2004年第3期25-30,共6页Space Electronic Technology

摘　　要：Reed Solomon码具有很强的突发与随机错误纠正能力 ,已经被广泛应用于卫星通信、军用通信、计算机系统等领域。本文以修正的Euclid(ME)算法为核心算法 ,设计了一种具有流水线结构的高速时域RS译码方案。对于ME算法提出了一种新的实现结构 ,取消了一般ME电路实现结构中用来终止迭代的控制电路。用新ME实现电路构成的RS译码器结构简单、规则 ,易于FPGA实现。以具有 8个符号纠错能力的RS( 2 5 5 ,2 39)译码器为例 ,完成了RS译码器的FPGA设计。工作时钟频率为 45MHz时 ,译码器的吞吐率达到360Mbit/s ,译码延迟仅为 40 2个时钟周期。

关 键 词：RS译码器 修正的Euclid算法 高速 FPGA 

分 类 号：V443[航空宇航科学与技术—飞行器设计]