DVB-T接收端采样钟同步的FPGA实现  

作　　者：范文婧[1] 

机构地区：[1]同济大学中德学院研究所

出　　处：《中国集成电路》2006年第6期28-31,共4页China lntegrated Circuit

摘　　要：本文研究了数字电视地面广播(DVB-T)系统中的采样同步算法,利用符号间插入的导频点估计采样时钟偏差,利用凯塞窗函数插值滤波器进行数据的纠正,设计基于FPGA(现场可编程门阵列)实现,经仿真验证可完全达到DVB-T系统的设计要求。

关 键 词：接收端 DVB-T 插值滤波器 导频 同步算法 子信道 采样时钟 循环前缀 载波频率 正交频分复用 

分 类 号：TN948.55[电子电信—信号与信息处理]