时序电路状态测试与精简方法研究  

State Test Generation and Simplification for Synchronous Circuits

作　　者：何新华 胡传兵[1] 蒋建平[1] 

机构地区：[1]装甲兵工程学院信息工程系,北京100072

出　　处：《仪器仪表学报》2003年第z2期64-65,共2页Chinese Journal of Scientific Instrument

摘　　要：通过分析时序电路固定故障的状态变换,提出基于状态隐含变换的测试方法。最后,详细讨论了状态测试的过程压缩和故障精简问题。Based on the stuck-at fault analysis,state test generation for synchronous circuits is presented. This paper describes the compression of test process and fault simplification also.

关 键 词：状态变换 测试生成 故障传播 

分 类 号：TN7[电子电信—电路与系统]