用CPLD和外部SRAM构成大容量FIFO的设计  

Using CPLD and Extemal SRAM to Design High-Volume FIFO

作　　者：任三军[1] 任雁军[1] 呼文杰[1] 

机构地区：[1]中科院声学所DSP中心

出　　处：《电子产品世界》2001年第14期15-17,共3页Electronic Engineering & Product World

摘　　要：对照一般通用FIFO的外部控制线，以及视频服务器应用的具体要求，设计完成用CPLD和外部SRAM 构成的大容量、廉价、高速FIFO，除了可以满足视频服务器码流缓冲的需要外，也可以作为一个通 用的大容量FIFO。

关 键 词：视频服务器 码流平滑 FPGA/CPLD FIFO 

分 类 号：TN702[电子电信—电路与系统]