基于低成本FPGA的AES算法实现  

The Implementation of AES Algorithm in Low-cost FPGAs

作　　者：苏国强[1,2] 郑小平 张琦[1,2] 

机构地区：[1]兰州交通大学光电技术与智能控制教育部重点实验室,甘肃兰州730070 [2]国家绿色镀膜技术与装备工程技术研究中心,甘肃兰州730070 [3]兰州城市学院电子信息科学与技术研究所,甘肃兰州730070

出　　处：《甘肃高师学报》2009年第2期17-19,共3页Journal of Gansu Normal Colleges

基　　金：国家自然科学基金(批准号:10574059);甘肃省自然科学基金(编号:0710RJZA074);甘肃省教育厅第二批科研项目(编号:0711B-04);兰州交通大学"青蓝"人才工程计划资助项目

摘　　要：分析了高级加密算法(AES)的算法原理,对AES的硬件实现方法进行研究,优化算法结构,完成密码分组长度为128位的加密芯片设计,并且在Quartas Ⅱ 7.0下实现.This paper analysis the Advanced Encrypfion Standard(AES) principle,resaerch the hardware implementation of AES and optimize the algorithm architectures.Accomplished the encrypfion chip design of 128 bit password packet length,and implemented in Quartas Ⅱ 7.0.

关 键 词：AES 加密 FPGA 流水线 RIJNDAEL 

分 类 号：TP309.7[自动化与计算机技术—计算机系统结构]