基于FPGA的直接数字频率合成器的设计  

作　　者：肖炎根[1] 

机构地区：[1]株洲职业技术学院电子工程系,湖南株洲412001

出　　处：《硅谷》2009年第23期90-,共1页

摘　　要：介绍直接数字频率合成的工作原理、设计方法以及如何用FPGA来实现。为压缩ROM的容量,系统只存储0-π/2的采样值。为降低DDS相位截断误差带来的杂散,系统设置杂散抑制器。利用QuaausⅡ9.0对系统进行仿真,验证设计的正确性。

关 键 词：DDS FPGA LPM 

分 类 号：TN741[电子电信—电路与系统]