基于CPLD的全自动半导体芯片键合机的控制技术  

Automatic CMOS Chip Die Bonder Control Technology Based on CPLD

作　　者：迟艳丽[1] 赵慧民[2] 张惠乐[1] 

机构地区：[1]华南理工大学电子与信息工程学院,广州510641 [2]佛山科学技术学院机电学院,佛山528000

出　　处：《系统仿真技术》2007年第2期96-101,共6页System Simulation Technology

摘　　要：针对传统的半导体芯片键合机的控制板卡逻辑器件多、电路复杂、稳定性差等特点,提出了一种基于CPLD的全自动半导体芯片键合机的控制技术。并在试验板上进行了测试,试验表明新的控制技术完全可以取代原控制板卡的功能,且该方案提高了控制板卡的工作速度,具有电路设计简单、可靠性高和易移植等特点。According to the characteristic of Traditional CMOS chip die bonder control technology such as a lot of logic devices, complex circuit and feeble stability. we present a new technology based on CPLD.The simulation results show that the new technology can replaced the traditional approach entirely and this new technology reduces the circuit’s runtime and has the the characteristic such as compact circuit design, strong stability and transplant .

关 键 词：复杂可编程逻辑器件(CPLD) XC95144-15PQ100C VHDL语言 

分 类 号：TP39[自动化与计算机技术—计算机应用技术]