PIPO:一种基于网络处理器的新型多通道报文缓冲调度机制  

PIPO: A Novel Multi-Channel Schedule Scheme of Packet Buffering for Network Processors

作　　者：张晓明[1] 孙志刚[1] 张民选[1] 

机构地区：[1]国防科学技术大学计算机学院,长沙,410073 国防科学技术大学计算机学院,长沙,410073 国防科学技术大学计算机学院,长沙,410073

出　　处：《计算机研究与发展》2007年第z1期40-44,共5页Journal of Computer Research and Development

基　　金：国家"九七三"重点基础研究发展规划基金项目(2003CB314802);国家自然科学基金项目(60376018)

摘　　要：随着链路速度的增加,为避免拥塞所导致的报文丢失,网络处理器需使用大容量、高带宽的多通道报文缓冲存储器.如何高效利用多通道报文缓冲存储器的带宽成为网络处理器设计的一个重要问题.在分析网络处理器中报文缓冲特点的基础上,提出了一种流水输入/并行输出(PIPO)的新型多通道报文缓冲调度机制,采用流水输入调度技术处理输入端的写请求序列,采用并行输出调度技术调度输出端的读请求序列,同时采用存储访问策略优化输入/输出端的访存效率.通过模拟实验与传统的FCFS调度方法相比较,PIPO调度方法具有更高的带宽利用率和更低的瞬时带宽抖动.

关 键 词：网络处理器 报文缓冲 行局部性 存储访问策略 

分 类 号：TP393[自动化与计算机技术—计算机应用技术]