流处理器中支持非规格化浮点数的硬件实现  

Hardware Implementation of Denormalized Numbers in Stream Processors

作　　者：李勇[1] 方粮[1] 

机构地区：[1]国防科学技术大学计算机学院,长沙,410073 国防科学技术大学计算机学院,长沙,410073

出　　处：《计算机研究与发展》2007年第z1期195-198,共4页Journal of Computer Research and Development

基　　金：国家自然科学基金项目(60676010);国家"八六三"高技术研究发展计划基金项目(2005AA110020)

摘　　要：IEEE754标准规定了浮点非规格化数的处理,但这种数据类型计算非常复杂以至于很多设计采用软件而不是硬件的方式来处理非规格化数.软件方法会增加数据处理时间,在流处理器中,为了提高数据处理效率没有设置中断/自陷机制,不能采用软件方法来处理非规格化数据,为此,提出一种硬件识别和处理非规格化数的方法,在融合乘加部件架构基础上只增加少量额外的硬件代价,就可以对浮点非规格化数进行处理,这种方法大大提高了非规格化数据的处理速度.

关 键 词：IEEE754标准 非规格化数 浮点硬件 融合乘加 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]