一种基于RAM的降低异构多核切换开销的方法  

Using RAM to Reduce Switching Overhead of Heterogeneous Multi-Core

作　　者：刘奇[1,2,3,4] 郝守青[1,2,3,4] 沈海华[1,2,4] 章隆兵[1,2,4] 

机构地区：[1]中国科学院计算机系统结构重点实验室,北京100190 [2]中国科学院计算技术研究所,北京100190 [3]中国科学院研究生院,北京100049 [4]北京龙芯中科技术服务中心有限公司,北京100190

出　　处：《计算机研究与发展》2011年第S1期266-272,共7页Journal of Computer Research and Development

基　　金：国家"八六三"高技术研究发展计划基金项目(2008AA010901);国家自然科学基金项目(60736012;60921002;61070025);国家"九七三"重点基础研究计划基金项目(2005CB321600);国家"核高基"科技重大专项基金项目(2009ZX01028-002-003;2009ZX01029-001-003)

摘　　要：同一程序的不同执行阶段或者不同程序运行时行为特征不同.异构多核处理器包含多种类型处理器核,可以根据程序运行时的行为特征切换到性能、功耗合适的核.异构多核相对于同构多核处理器能够更好地满足性能和功耗要求,但是不同核间切换时保存、恢复程序现场开销严重影响了异构多核处理器的性能.增加少量片上随机存储单元(RAM),并适当优化处理器核硬件结构是有效降低核间切换开销的方法.上述方法使得核间切换时不需要执行切换程序,通过发送RAM读写请求实现了程序现场的保存和恢复.基于龙芯异构多核处理器平台评估了软、硬件实现核间切换开销.实验结果表明上述硬件方法将核间切换开销下降到软件开销的11%,且仅带来了2.49%的面积增加和1.8%的功耗增加.同一程序的不同执行阶段或者不同程序运行时行为特征不同.异构多核处理器包含多种类型处理器核,可以根据程序运行时的行为特征切换到性能、功耗合适的核.异构多核相对于同构多核处理器能够更好地满足性能和功耗要求,但是不同核间切换时保存、恢复程序现场开销严重影响了异构多核处理器的性能.增加少量片上随机存储单元(RAM),并适当优化处理器核硬件结构是有效降低核间切换开销的方法.上述方法使得核间切换时不需要执行切换程序,通过发送RAM读写请求实现了程序现场的保存和恢复.基于龙芯异构多核处理器平台评估了软、硬件实现核间切换开销.实验结果表明上述硬件方法将核间切换开销下降到软件开销的11%,且仅带来了2.49%的面积增加和1.8%的功耗增加.

关 键 词：龙芯异构多核 核间切换开销 寄存器重命名 存储单元 

分 类 号：TP3[自动化与计算机技术—计算机科学与技术]