多核CPU中交叉开关总线的设计  

Design of Crossbar Switch Bus in Multi-core CPU

作　　者：朱艳[1] 

机构地区：[1]同济大学电子与信息工程学院

出　　处：《电子技术（上海）》2010年第3期56-58,共3页Electronic Technology

摘　　要：在多核CPU中,当多个处理器核心需要和存储器及输入输出口进行数据存取时就会导致竞争问题,此时传统的总线将会降低系统的性能。而采用CPU-Cache交叉开关无阻塞网络实现点对点的传输则在很大程度上解决了这一问题。本文对交叉开关与传统的共享总线做出比较,并对交叉开关进行全定制电路设计。在多核CPU中,当多个处理器核心需要和存储器及输入输出口进行数据存取时就会导致竞争问题,此时传统的总线将会降低系统的性能。而采用CPU-Cache交叉开关无阻塞网络实现点对点的传输则在很大程度上解决了这一问题。本文对交叉开关与传统的共享总线做出比较,并对交叉开关进行全定制电路设计。

关 键 词：多核CPU 交叉开关 共享总线 全定制 

分 类 号：TN01[电子电信—物理电子学]