基于全定制IP设计的漏电流功耗仿真计算方法  

Method of Leakage Power Simulation and Calculation Based onFull Custom IP Design

作　　者：张锋[1] 周玉梅[1] 黄令仪[1] 

机构地区：[1]中国科学院微电子研究所,北京100029

出　　处：《Journal of Semiconductors》2004年第9期1169-1174,共6页半导体学报（英文版）

摘　　要：提出了一种自顶向下的基于晶体管级的全定制 IP漏电流功耗计算方法 ,该方法计算快速高效 ,实用性强 ,取代了以往完全依靠软件仿真进行功耗计算的技术 .在设计龙芯 号 CPU中的全定制 IP时应用了此方法 ,该芯片采用的是中芯国际 0 .18μm CMOS工艺技术 .为了验证该方法 ,把计算结果与 Synopsys公司的 Nanosim仿真结果进行对比 ,误差只有 10 %左右 .由于软件仿真需要大量的测试激励与计算时间 ,而该方法不需要外加测试激励便可以计算出全定制 IP漏电流功耗 ,并能快速找到其模块所在位置 ,使设计周期大为缩短 。A top-down method of leakage power test based on transistor-level full custom IP design is presented.This method runs fast,which replaces the technology absol utely dependent on the software simulation.It is utilized in full custom IP desi gn of Godson Ⅱ CPU.The SMIC 0.18μm technology is used in this chip.To validat e the method,we contrast the results to our method and the Synopsys' Nanosim simulatio n.The error is only about 10%.Because software simulation needs a lot of vectors and test time,the method can calculate its leakage power without any outside in put vectors.It can quickly locate the place which has much power,thus shortens t h e test period.So the invention of the software by the arithmetic method can be w idely used.

关 键 词：漏电流功耗 堆积因子 有效宽度 高阻态 

分 类 号：TN402[电子电信—微电子学与固体电子学]