低功耗、全差分流水线操作CMOSA/D转换器  

A Full-Differential CMOS Pipelined A/D Convertor

作　　者：朱臻[1] 马德群[1] 叶菁华[1] 洪志良[1] 

机构地区：[1]复旦大学微电子系集成电路设计实验室,上海200433

出　　处：《Journal of Semiconductors》2004年第9期1175-1180,共6页半导体学报（英文版）

摘　　要：提出一种基于运算跨导放大器共享技术的流水线操作 A/ D转换器体系结构 ,其优点是可以大幅度降低芯片的功耗和面积 .采用这种结构设计了一个 10位 2 0 MS/ s转换速率的全差分流水线操作 A/ D转换器 ,并用 CSMC0 .6 μm工艺实现 .测试结果表明 ,积分非线性为 1.95 L SB,微分非线性为 1.75 L SB;在 6 MHz/ s采样频率下 ,对1.84 MHz信号转换的无杂散动态范围为 5 5 .8d B;在 5 V工作电压、2 0 MHz/ s采样频率下 ,功耗为 6 5 m W.A pipelined ADC archite cture based on share-OTA technique is proposed,which can sig nificantly save the power dissipation and area of the ADC chip.Based on the arch itecture,a full-differential pipelined A/D convertor (ADC) with 10bit accuracy and 20MS/s conversion rate is implemented with CSMC 0.6μm technology.The stati c measurement results show that the INL is 1.95LSB and the DNL is 1.75LSB.The dynamic measurement results show that the SFDR is 55.8dB with 1.84MHz sine-si gnal and 6MHz/s conversion rate,and the power dissipation is 65mW with 20MHz/s c onversion rate.

关 键 词：子模块 共享OTA结构 采样/保持电路 余量增益电路 

分 类 号：TN792[电子电信—电路与系统]