一种新颖的可重组乘法器设计  

Design of a novel Reconfigurable Multiplier

作　　者：吴晖[1] 张磊[1] 

机构地区：[1]中国科学院声学研究所,北京100080

出　　处：《微电子学与计算机》2004年第9期161-163,共3页Microelectronics & Computer

基　　金：国家"973"重点基础研究发展规划项目资助(G1999032902)

摘　　要：乘法器是数字信号处理和媒体处理中应用最多,硬件面积最大的执行部件。文章提出了一种新颖的可重组乘法器的设计方法,并与常规的可重组乘法器结构进行了比较。可重组乘法器可以通过控制分别完成32位、16位及8位乘法。Multiplier is one of the most important units used in DSP and multimedia data processing. In this paper, we introduce a novel, regular, reconfigurable multiplier architecture, which can be easily reconfigured to support multiplications with various bitwidth.

关 键 词：向量处理 乘法器 可重组 部分积阵列 

分 类 号：TN4[电子电信—微电子学与固体电子学]