WISHBONE总线协议下DDR存储控制器设计  

DDR-SDRAM Controller Design Based on WISHBONE Bus Protocol

作　　者：张磊[1] 吴晖[1] 

机构地区：[1]中国科学院声学研究所数字系统集成实验室,北京100080

出　　处：《微电子学与计算机》2004年第9期170-172,176,共4页Microelectronics & Computer

基　　金：国家973重点基础项目(G1999032902)

摘　　要：DDR-SDRAM是当今一种流行的高速存储器。通过和普通SDRAM存储器对比,阐述了WISHBONE总线协议下DDR存储器控制器的设计方法和注意事项,并提出一种提高DDR工作效率的预测机制。This paper based on the mechanism of DDR-SDRAM, gave a way to construct a DDR-SDRAM controller based on WISHBONE bus protocol, and also introduced a forecast method to improve DDR's performance.

关 键 词：DDR SDRAM WISHBONE 控制器 

分 类 号：TN4[电子电信—微电子学与固体电子学]