一种用FNT变换完成大点数循环卷积IP核的VLSI实现  

A Parameterized FPGA Realization of High-speed FNT Processor

作　　者：李新兵[1] 初建朋[1] 赖宗声[1] 李成诗[1] 韩芳[1] 陶涛[1] 徐晨 景为平 

机构地区：[1]华东师范大学微电子电路与系统研究所,上海200062 [2]江苏省专用集成电路设计重点实验室,江苏南通226007

出　　处：《微电子学与计算机》2004年第11期158-160,共3页Microelectronics & Computer

基　　金：上海市科委PDC项目资助(027062012);江苏省专用IC设计重点实验室资助(KJS03056)

摘　　要：由于FNT变换本身的局限,不能完成大点数循环卷积。文章提出一种运用FNT变换实现循环卷积的方案。不仅具有FNT本身零误差的优点,而且有适合于硬件实现,具有不用保存中间结果,节省面积的优点。Because of FNT's inherent restrictions, it is hard to implement cyclic convolution using FNT. This paper presents a solution for the implementation of cyclic convolution using FNT. Its advantages include not only zero-error brought by FNT, but also convenience for hardware manipulation, no saving for intermediate data and less area-consume.

关 键 词：FNT变换 循环卷积 零误差 大点数 

分 类 号：TN911.7[电子电信—通信与信息系统]