一种新的低功耗BIST测试生成器设计  

A New Design of Low Power BIST TPG

作　　者：陈卫兵[1] 

机构地区：[1]阜阳师范学院物理系,阜阳236032

出　　处：《电子质量》2004年第11期62-63,共2页Electronics Quality

摘　　要：文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的BIST测试生成器设计方案,该方案在原始线性反馈移位寄存器的基础上添加简单的控制逻辑电路,对LFSR的输出和时钟进行调整,从而得到了准单输入跳变的测试向量集,使得待测电路的平均功耗大大降低。由于该设计方案比其它LPTPG方案的面积开销小,从而具有更好的使用价值。This paper considers a new BIST TPG that can highly reduce the power consumption during test without losing stuck-at fault coverage .By adding simple control logic on original LFSR ,both the outputs and the clock of the LFSR are modified ,and pseu-SIC(single input change) test set can be gained ,which highly reduce the average power consumption of the CUT. This new design has better application value because of its less area expense.

关 键 词：测试生成 BIST 功耗 故障覆盖率 线性反馈移位寄存器 测试向量 LFSR 开销 时钟 输入 

分 类 号：TN407[电子电信—微电子学与固体电子学] TP332[自动化与计算机技术—计算机系统结构]