一种ΣΔ音频DAC的设计  

Design of a ΣΔ Audio DAC

作　　者：赵建华[1] 冯正和[1] 

机构地区：[1]清华大学深圳研究生院,广东深圳518055

出　　处：《电声技术》2004年第11期29-32,共4页Audio Engineering

摘　　要：设计了一种用于移动通信终端的13bit,8kHz采样的ΣΔDAC。数字部分的ΣΔ调制器只用了2个加法器实现,占用芯片面积很小。通过直接驱动D类功放,芯片最大输出功率为98mW。仿真表明功放输出效率为86.2%,最大信噪比为80dB。The design of a 13-bit and 8 kHz audio band ΣΔ DAC for portable device is presented. A third-order single-loop ΣΔ is implemented with only two adders. Combined with a class-D power amplifier, the maximum output power is 90 mW. Simulation shows that a power efficiency of 86.2% is achieved, and the peak SNR is 80 dB.

关 键 词：数模转换 ∑△DAC ∑△调制器 D类功放 功率DAC 数字音频功放 

分 类 号：TN792[电子电信—电路与系统]