新型半静态低功耗D触发器设计  

A new design of low-power half-static D flip-flops

作　　者：王伦耀[1,2] 吴训威[1] 叶锡恩[1] 

机构地区：[1]宁波大学电路与系统研究所 [2]浙江大学信息与电子工程学系,浙江杭州310027

出　　处：《电路与系统学报》2004年第6期26-28,共3页Journal of Circuits and Systems

基　　金：国家自然科学基金资助项目(60273093)

摘　　要：本文从简化触发器内部锁存器结构以降低功耗的要求出发,提出了一种新型的半静态D触发器设计。PSPICE模拟表明,新设计逻辑功能正确。与以往一些设计相比,新设计在功耗和速度上获得显著改进。To reduce power dissipation of D flip-flops by means of simplifying its configuration, a new design of semi-static D flip-flop is proposed. PSPICE simulation shows that the proposed flip-flop has ideal logic function. Compared with traditional flip-flops, new design can provide great improvement in working speed and power dissipation.

关 键 词：低功耗 触发器 CMOS 集成电路 

分 类 号：TN432[电子电信—微电子学与固体电子学] TP331[自动化与计算机技术—计算机系统结构]