基于JTAG的DSP处理器嵌入式调试接口设计  

Implementation of Debug Interface of DSP Processor Based on JTAG Architecture

作　　者：吴皓[1] 刘鹏[1] 

机构地区：[1]浙江大学信息与电子工程学系,杭州310027

出　　处：《计算机工程》2005年第1期228-230,共3页Computer Engineering

基　　金：国家高技术研究发展专项基金资助项目(2002AA1Z1140);浙江省重大科技基金资助项目(021101559)

摘　　要：介绍了基于IEEE1149.1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计,进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中,通过了FPGA验证和仿真验证,证明了其设计的正确性,具有很好的参考价值。A debug interface based on IEEE1149.1 JTAG architecture is developed. The design is described from the overview to the detailed module design. This interface is successfully used in MD32, a 32bits DSP Processor, and is verified by both software simulation and FPGA hardware emulation.

关 键 词：接口设计 嵌入式 DSP处理器 JTAG 详细设计 IEEE1149.1 正确性 FPGA验证 仿真验证 MD 

分 类 号：TP334.7[自动化与计算机技术—计算机系统结构] TN911[自动化与计算机技术—计算机科学与技术]