128用户PCI桥接器的数据结构设计与性能分析  

Data structure design and performance analysis of 128 user PCI bridge

作　　者：乔庐峰[1,2] 王志功[1] 陆园琳[1] 黄斌[1] 

机构地区：[1]东南大学射频与光电集成电路研究所 [2]解放军理工大学通信工程学院,江苏南京210007

出　　处：《通信学报》2005年第1期74-79,共6页Journal on Communications

基　　金：江苏省十五科技攻关基金资助项目(BG2000010-1)

摘　　要：对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。A new kind of PCI bus bridge that supports up to 128 independent users is presented in this paper. The circuit and data structure used in the bridge is analyzed. The expressions of PCI bus clock efficiency and max user-waiting time are given and their key parameters are deduced from PCI specification and circuit simulation, and associated typical performance of the bridge is given through graphs. The whole design is realized and verified with field programmable logic array (FPGA).

关 键 词：电路与系统 PCI总线 桥接器 描述符 现场可编程门阵列 

分 类 号：TN722[电子电信—电路与系统]