基于状态机和流水线技术的3DES加密算法及其FPGA设计  

Design of 3DES algorithm with FPGA based on state machine and pipelining

作　　者：邵金祥[1] 陈利学[1] 

机构地区：[1]四川成都西南石油学院,610500

出　　处：《电子技术应用》2005年第1期69-71,共3页Application of Electronic Technique

摘　　要：介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片StratixEP1S25F780C5中。

关 键 词：DES加密算法 状态机 输出接口 FPGA设计 下载 流水线技术 硬件描述语言 FPGA芯片 模块 原理 

分 类 号：TN402[电子电信—微电子学与固体电子学] TP309.7[自动化与计算机技术—计算机系统结构]