△-∑ A/D转换器中数字下变频解调器的设计与实现  

Design and Implementation of a Digital Decimator for △-Σ A/D Converters

作　　者：刘洪江[1] 高清运[1] 秦世才[1] 

机构地区：[1]南开大学微电子科学系,天津300071

出　　处：《微电子学》2005年第1期8-10,14,共4页Microelectronics

基　　金：天津市科技攻关重点项目资助(033187111)

摘　　要：从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。Theory and design approaches of the decimator for △-∑ A/D converters are described. Using canonic signed digit (CSD) , a 16-bit decimator consisting of CIC filter and half-band filter is designed. The HDL codes are synthesized and simulated. Simulation results show that the device has achieved 16-bit resolution, and it also features small area and high speed.

关 键 词：A/D转换器 下变频 抽取 CIC滤波器 半带滤波器 CSD码 

分 类 号：TN792[电子电信—电路与系统]