MPEG-4视频解码器系统设计与实现  

The System Architecture Design of a MPEG-4 Video Decoder for VLSI Implementation

作　　者：钟林钢[1] 虞露[1] 

机构地区：[1]浙江大学通信与信息研究所,浙江杭州310027

出　　处：《江南大学学报（自然科学版）》2004年第6期551-555,共5页Joural of Jiangnan University (Natural Science Edition)　

基　　金：国家自然科学基金项目(90207005);国家863项目(2002AA1Z1400)联合资助课题.

摘　　要：对于设计像MPEG 4视频解码器这样复杂的系统,关键在于系统结构的设计.本文从并行性的角度出发,提出了一种适合VLSI实现的MPEG 4解码器系统结构.它支持MPEG 4ASP@L5码流,达到MPEG 4对解码精度和实时性的要求,通过一致性测试.设计过程中采用了软硬件协同仿真的方法,缩短了开发周期.For complex system like MPEG-4 video decoder, the key problem is how to design its system architecture. In this paper, system architecture of MPEG-4 video decoder suitable for VLSI implementation is designed. This architecture is special for MPEG-4 advanced simple profile at the fifth level (ASP @L5) and passed the conformance test. The practice of state-of-the-art-hardware-software co-simulation greatly cut the cycle time to build the digital system.

关 键 词：运动图像专家组 视频解码 超大规模集成电路设计 一致性测试 

分 类 号：TN919.8[电子电信—通信与信息系统]