并行加法器的研究与设计  

Research and Desigh of Parallel Adders

作　　者：安印龙[1] 许琪[1] 杨银堂[2] 

机构地区：[1]航天部七七一所,陕西西安710054 [2]西安电子科技大学,陕西西安710071

出　　处：《晋中师范高等专科学校学报》2003年第4期330-334,共5页Journal of Jinzhong Teachers College

摘　　要：首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器。This paper introduces the design method of parallel adder. On the basis we design an adder by the adoption of carry skip algorithm with carry strength signals and implement,through logic synthesis and layout. Analyses and comparisons show this addet is better than carry lookahead adder in speed,power dissipation and area.

关 键 词：并行加法器 进位强度 跳跃进位 超前进位 

分 类 号：TP34[自动化与计算机技术—计算机系统结构]