基于JTAG的板级可测试性设计  

Board-Level Design for Testability Based on JTAG

作　　者：张国栋[1] 朱平云[2] 曲晖[1] 陈望达[2] 刘开辉[2] 

机构地区：[1]海军航空工程学院研究生管理大队 [2]海军航空工程学院科研部，烟台，264001

出　　处：《海军航空工程学院学报》2005年第1期173-176,共4页Journal of Naval Aeronautical and Astronautical University

摘　　要：阐述了JTAG技术的采用给电路板的可测试性带来的改善,从设计方法、优化策略以及实现技术等几个方面,讨论了利用边界扫描技术进行电路板的可测试性设计.

关 键 词：电路板 可测试性 边界扫描 JTAG 设计思路 集成电路 

分 类 号：TN407[电子电信—微电子学与固体电子学]