检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]哈尔滨工业大学计算机科学与工程
出 处:《哈尔滨工业大学学报》1994年第5期44-47,共4页Journal of Harbin Institute of Technology
摘 要:针对ASIC的逻辑综合典型过程中结构级优化后出现的时钟歪斜、时序混乱现象,分析了电路的结构.运用线性规划方法解决了逻辑综合中同步时序电路的优化和组合逻辑电路优化的问题.为逻辑综合中时序正常的运行提供了最佳方案.In this paper,according to the phenomenon of clock skew,diserepancy among the delays after the structure optimization in the process of logic synthesis of ASIC,the structure of circuit is analysized.The problems of optimization in sequential ciruit are solved by using the method of mathematic programing.The best answer of the normal exection of sequetical circuit is supplied.
分 类 号:TM133[电气工程—电工理论与新技术]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.15