用PLL实现心电图机的走纸控速电路  

Realization of Speed Controlling of Electrocardiograph′s Motor Based on PLL

作　　者：周润景[1] 张丽娜[1] 

机构地区：[1]内蒙古大学理工学院自动化系,呼和浩特010021

出　　处：《内蒙古大学学报（自然科学版）》2005年第2期214-218,共5页Journal of Inner Mongolia University：Natural Science Edition

基　　金：内蒙古大学青年基金(项目号:ND9903)

摘　　要：阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高.PLL (phase locked loop) technique is used to control motor and make it work steady.Frequency choice circuit,PLL circuit are realized by CPLD (Complex Programmable Logic Device).Compared with traditional circuit,the circuit designed in this method has features of simple configuration,less surrounding elements,easy transplant,high reliability and etc.

关 键 词：锁相环路(PLL) 控速电路VHDL(VHSIC Hardware Description Language) CPLD 

分 类 号：TP216[自动化与计算机技术—检测技术与自动化装置]