基于FPGA的RSA算法在数字签名中的应用  

作　　者：项玮[1] 周敛荣[1] 

机构地区：[1]中国电子科技集团公司第43研究所，合肥230022

出　　处：《混合微电子技术》2005年第1期46-50,63,共6页Hybrid Microelectronics Technology

摘　　要：随着金融电子化的快速发展，为了在开放的网络上处理交易，迫切需要一种能够进行身份鉴别、数据完整性认证和抗否认的技术，数字签名也就应运而生。由于RSA公钥密码算法具有保密性强和便于密钥管理的优点，因此在数字签名上得到了广泛的应用。本文提出了用可编程器件FPGA来实现RSA算法在数字签名中的应用。我们利用Aldec公司的Active软件，采用Altera公司的STRATIX系列的EP1S40F1508C5的芯片作为目标器件进行仿真，从仿真结果中可以看出512-bit的RSA算法，在工作频率为100MHz时签名的最长时间小于6ms，完全达到了应用要求。

关 键 词：数字签名 RSA算法 公钥密码算法 身份鉴别 FPGA 仿真结果 数据完整性 dec公司 Altera公司 芯片 

分 类 号：TN918[电子电信—通信与信息系统] TP309[电子电信—信息与通信工程]