ATM信元信头并行CRC生成与校验的FPGA设计  

作　　者：张国华[1] 王菊花[1] 周诠[1] 

机构地区：[1]西安空间无线电技术研究所,西安710000

出　　处：《空间电子技术》2005年第1期56-60,共5页Space Electronic Technology

摘　　要：ATM信元交换系统一般采用CRC循环冗余校验编码来保护信元的信头。文章介绍了并行CRC生成的基本方法;研究了并行CRC纠正单比特错误的实现原理;设计了ATM信元信头并行CRC生成与校验的FPGA模块;特定芯片的实现结果表明,CRC生成模块与校验模块的数据吞吐量分别超过1 .6Gbit/s和80 0Mbit/s。

关 键 词：ATM信元 CRC FPGA设计 FPC 数据吞吐量 并行 循环冗余校验 实现原理 模块 芯片 

分 类 号：V351.37[航空宇航科学与技术—人机与环境工程] TN791[电子电信—电路与系统]