CMOS集成电路中Glitch Power的分析方法研究  

A Study on Methodology for Glitch Power Analysis in CMOS IC's

作　　者：吴凯[1] 林争辉[1] 

机构地区：[1]上海交通大学电子信息与电气工程学院,上海200030

出　　处：《微电子学》2005年第2期121-124,共4页Microelectronics

摘　　要：　在集成电路中器件延迟数学模型的基础上,介绍了如何利用定时布尔函数和定时有序二值决策图对集成电路GlitchPower进行分析;借助CUDD软件包,构建了电路的Timed-OBDD表达形式,对一些典型的BenchMark进行了仿真。Based on the unit delay model, the analysis of glitch power in CMOS integrated circuits using timed Boolean function and timed reduced ordered binary decision diagram is presented. With the help of CUDD package, the timed-OBDD representation is built, and typical benchmarks are simulated.

关 键 词：CMOS集成电路 功耗估计 Glitch Power定时布尔函数 定时有序二值决策图 

分 类 号：TN432[电子电信—微电子学与固体电子学]