一种高速并行FFT处理器的VLSI结构设计  

VLSI Architecture of a high speed parallel FFT processor

作　　者：万红星[1] 陈禾[1] 韩月秋 

机构地区：[1]北京理工大学电子工程系信号与信息处理专业,北京100081

出　　处：《电子技术应用》2005年第5期45-48,共4页Application of Electronic Technique

摘　　要：在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。

关 键 词：FFT处理器 VLSI结构设计 高速并行 快速傅立叶变换 OFDM系统 并行存储器 模块化设计 时域抽取 硬件结构 蝶形运算 处理速度 控制单元 硬件验证 设计要求 系统时钟 计算时间 操作数 

分 类 号：TN911.72[电子电信—通信与信息系统] TN919.81[电子电信—信息与通信工程]