LS-DSP数字信号处理器总线的低功耗设计  

The Low Power Design of the Bus for Digital Signal Processor LS-DSP

作　　者：车德亮[1] 李剑川[1] 沈绪榜[1] 

机构地区：[1]西安微电子技术研究所,陕西西安710054

出　　处：《国防科技大学学报》2005年第2期80-86,共7页Journal of National University of Defense Technology

基　　金：国家"863"高技术研究发展计划资助项目(2002AA714022);国家部委资助项目(41308010203)

摘　　要：随着数字信号处理器制造工艺的进步,总线的功耗已经成为数字信号处理器功耗的主要组成部分。研究了LS DSP数字信号处理器地址总线、数据总线、内部数据总线三类总线的低功耗设计技术,主要采用了总线编码的方法实现总线的低功耗。实验结果表明,LS DSP采用总线低功耗技术后,有效地降低了总线的功耗。With the development of fabricate technology for di gital signal processor(DSP), the power dissipation of the bus is the main part o f the wh ole power dissipation in DSP. This paper researches the power saving ways for ad dr ess bus?data bus?internal bus in LS-DSP . Bus coding technology has been u sed for that purpose. The experimental results show that the LS-DSP bus power can reduce effectively when it uses the power saving ways discussed in this pape r are used.

关 键 词：总线编码 海明距离 串扰 数字信号处理器 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]