斜阶跃信号激励下的RLC互连线时延模型  

Analytical Delay Models for RLC Interconnects Under Ramp Input

作　　者：任英磊[1] 毛军发[1] 李晓春[1] 

机构地区：[1]上海交通大学电子工程系,上海200030

出　　处：《微电子学》2005年第3期290-292,共3页Microelectronics

基　　金：国家自然科学基金资助项目(90207010)

摘　　要：文章对斜阶跃信号激励下的RLC互连线时延模型进行了研究。用改进1阶模型逼近传输线的传输函数,得到了比较简洁的时延解析式。该模型计算所得的结果与SPICE仿真结果的误差小于5%。Analytical delay models for RLC interconnects under ramp input are presented. By using an improved modified one-pole model, delay estimates based on analytical models presented in the paper are within 5% of the SPICE-computed delay.

关 键 词：斜阶跃信号 时延 RLC互连线模型 改进1阶模型 解析式 

分 类 号：TN402[电子电信—微电子学与固体电子学]