高速ECL数字电路中的端接技术  

Termination Technique of High Speed ECL Digital Circuits

作　　者：周鹏[1] 刘会衡[1] 黄秋元[1] 祁存荣[1] 

机构地区：[1]武汉理工大学信息工程学院,武汉430070

出　　处：《三峡大学学报（自然科学版）》2005年第3期257-259,273,共4页Journal of China Three Gorges University：Natural Sciences

基　　金：湖北省自然科学基金项目(2004ABA045);湖北省科技攻关重大项目(2002AA101A04)

摘　　要：高速数字电路中,各级电路在端接很容易出现信号完整性问题.串行端接是一种在源端进行阻抗匹配的端接技术,使得接收器可以收到完整的信号电压.戴维南并行端接可以有效地抑制过冲和欠冲,使得信号的摆幅缩小,增强了系统的噪声容限.采用上述的端接技术可在高速数字电路中实现信号的完整性传输.There are problems with signal integrity in high speed digital circuits. Series termination is an impedance matching technology in the source end which allows the receiver to receive integral signal. The parallel termination can effectively suppress overshoot and undershoot that makes the signal swing less and the system noise tolerance larger. With the above technology we obtain signal integrity in the transmission of high speed digital circuits.

关 键 词：高速数字电路 端接技术 串行端接 信号电压 并行端接 信号波形 信号振荡 阶梯效应 

分 类 号：TN79[电子电信—电路与系统]