高速比特并行RS编码器  

Design and Implementation of Highspeed Byte Parallel RS Encoder on DVB-S System

作　　者：林敏星[1] 徐雄[1] 鞠海[1] 

机构地区：[1]上海交通大学

出　　处：《电子测量技术》2005年第3期77-78,共2页Electronic Measurement Technology

摘　　要：针对DVB-S前端基带处理系统的RS编码提出比特并行的迦罗华域乘法部件,乘法电路中所涉及的仅仅是自然基下二进制向量表示中二进制数的位乘(按位与)和位加(按位异或)的组合所代表的多项式运算,有效的提高了整个系统的处理速度。In This paper, a new byte parallel multiplication component of Galois field for RS encoder in DVB-S front end baseband processor in propsed. The multiplication circuit only involves the polynomial operation which is composed of bit-mul- tiply and hit-add based on the binary system vector of conventional basis, it effective improves the processing speed of the whole system.

关 键 词：比特并行 RS编码器 高速 DVB-S 多项式运算 处理系统 二进制数 向量表示 乘法电路 处理速度 基带 前端 

分 类 号：TN919.32[电子电信—通信与信息系统] TP311[电子电信—信息与通信工程]