32kb／s　ADPCM中高速乘法器的设计  

Design of a Fast Multiplier Used in 32kb/s ADPCM

作　　者：韩雁[1] 宋杭宾[1] 姚庆栋[1] 戴文琪 

机构地区：[1]浙江大学CAD&CG国家重点实验室

出　　处：《电子学报》1995年第2期98-100,共3页Acta Electronica Sinica

基　　金：国家教委博士学科重点项目

摘　　要：本文介绍了６０路３２ｋｂ／ｓＡＤＰＣＭ专用芯片中的高速乘法器的逻辑设计和提高运算速度的方法。通过优化设计，该乘法器运算速度高，电路简单，对芯片制造工艺要求不高。We present the logic design of a high speed multiplier used in the ASIC for the 60 channel 32kb/s ADPCM converter.We also discuss the ways to promote the operation speed.Through optimum design,the multiplier features a high speed,the circuits are not complicated,and the techniques to preduce the chip are simple.

关 键 词：浮点乘 乘法器 设计 

分 类 号：TP302.2[自动化与计算机技术—计算机系统结构] TP332.22[自动化与计算机技术—计算机科学与技术]