一种宽带数字化雷达正交解调接收机的设计与实现  

Design and Implementation of an Wideband Digitized Radar Quadrature Demodulation Receiver

作　　者：邱兆坤[1] 马云[1] 王伟[1] 陈曾平[1] 

机构地区：[1]长沙国防科技大学电子科学与工程学院ATR实验室,长沙410073

出　　处：《信号处理》2005年第4期350-354,共5页Journal of Signal Processing

基　　金：国家863基金资助项目(2002AA731130)

摘　　要：描述了一种高效的雷达宽带正交接收机的全数字设计方法,给出了设计条件。并基于FPGA采用此方法实现了八路雷达信号实时正交解调接收的设计。最后对系统性能进行了测试,并与软件解调结果进行了对比,验证了设计的正确性。A method to design efficient radar wideband digital quadrature demodulation receiver is described. The design condition is also given. Then an efficient 8-channel real-time radar signal quadrature demodulation receiver with this method is implemented based on FPGA. Finally, the performance of the receiver is tested. By comparing to the result of software demodulation, it shows the validity of the design.

关 键 词：正交解调 数字下变频 多项滤波 FPGA CPCI总线 设计与实现 正交接收机 数字化雷达 宽带 设计方法 

分 类 号：TP393.01[自动化与计算机技术—计算机应用技术] TN957.5[自动化与计算机技术—计算机科学与技术]