CMOS分数频率综合器设计技术  

Design Techniques for CMOS Fractional-N Frequency Synthesizer

作　　者：黄水龙[1] 王志华[1] 

机构地区：[1]清华大学深圳研究生院,北京100084

出　　处：《微电子学》2005年第4期394-399,共6页Microelectronics

基　　金：国家高技术研究发展计划资助项目(60475018);国家重点基础研究发展规划资助项目(G2000036508)

摘　　要：现代无线通信要求频率综合器同时满足快速切换时间,小信道宽度和低噪声性能三方面的要求。分数N频率综合器在这方面的优良特性使得它在现代无线通信系统中被广泛使用。文章系统地讨论了用CMOS工艺实现分数频率综合器的技术问题,并对频率综合器的发展方向和面临的挑战提出了一些看法。Modern wireless communication requires that the frequency synthesizer should have fast settling time,small channel width and low phase noise. Fractional-N frequency synthesizer is widely used due to its excellent performance in these aspects. Design techniques for CMOS Fractional-N frequency synthesizers are systematically discussed in the paper. Finally, the research direction of the frequency synthesizer, as well as challenges in the development, is analyzed in brief.

关 键 词：频率综合器 鉴相/鉴频器 电荷泵 环路滤波器 压控振荡器 分频器 ∑-△调制器 

分 类 号：TN431[电子电信—微电子学与固体电子学] TN74