应用于微机高速线路设计的IBIS模型研究  

Research on application of IBIS model in computer high-speed system

作　　者：蒋建军[1] 陶恂[1] 项伍 

机构地区：[1]上海电机学院信息系,上海200240

出　　处：《信息技术》2005年第8期115-118,共4页Information Technology

摘　　要：在微机高速系统设计中,系统前端总线时钟为100MHz,DDR接口时钟为133 MHz。介绍了IBIS模型及其模型的应用研究,列出了IBIS模型在微机系统高速设计中的一些应用,详尽地给出了时钟信号仿真的波形,从仿真结果证明了在微机高速线路设计中引入IBIS模型的重要性和必要性。In the design of computer high - speed system, PSB clock is 100MHz, and DDR clock is 133 MHz. This paper introduces IBIS model and its applications, lists some applications in design of computer high - speed system, and gives the graph of clock signal simulation in detail. Simulation experiments show that it is important and necessary to introduces IBIS model into design of computer high - speed system.

关 键 词：IBIS模型 仿真 信号完整性 设计 

分 类 号：TP391.9[自动化与计算机技术—计算机应用技术]