AES算法的一种高效FPGA实现方法  

An Efficient FPGA Implementation of AES Algorithm

作　　者：钱松[1] 周钦[1] 俞军[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海200433

出　　处：《微电子学与计算机》2005年第7期89-91,98,共4页Microelectronics & Computer

摘　　要：在简要介绍AES算法(Rijndael)加密解密流程的基础上,结合该算法特点,采用复合域方法优化了S-Box的实现,并简化了MixColumns和InvMixColumns的结构,最后采用6级流水线在FPGA上加以高速高效实现。On description of the flow of encryption and decryption of AES algorithm （Rijndael）, the implementation of S-box is optimized by using composite field arithmetic, the architecture of MixColumns and InvMixColumns is simplified, and the high-speed and efficient implementation with 6 stages of pipeline on FPGA is presented.

关 键 词：AES算法 S-BOX 复合域 流水线 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]