基于MIPS内核的HDTV-SoC平台总线接口模块  

Host Bus Interface Module for HDTV-SoC Platform with a MIPS Core

作　　者：周波[1] 孙军[1] 

机构地区：[1]上海交通大学芯片与系统研究中心,上海200030

出　　处：《计算机工程》2005年第17期43-45,共3页Computer Engineering

基　　金：国家"863"计划基金资助项目(2003AA1Z1070)

摘　　要：介绍了使用MIPS32TM4KcTM处理器作为CPU内核的高清晰度电视(HDTV)SoC平台,着重提出了该平台上系统总线接口(HIF)模块的设计方案。并通过仿真和综合实验,验证了该模块能够达到系统总体设计的要求。TM TM A HDTV-SoC platform which uses a MIPS32^TM 4Kc^TM processor as zts core is presented. The design of host bus interface module on the platform is mainly focused on. And then, the simulation and synthesis procedures verify the module＇s function for the whole system.

关 键 词：MIPS 系统级芯片 总线 FIFO 中断 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]