周边电路对模数转换器性能影响的分析  

Analysis of the peripheral circuits effects on the ADC performance

作　　者：邱兆坤[1] 王伟[1] 黄小红[1] 陈曾平[1] 

机构地区：[1]国防科技大学电子科学与工程学院ATR国家重点实验室,湖南长沙410073

出　　处：《系统工程与电子技术》2005年第8期1357-1360,共4页Systems Engineering and Electronics

基　　金：国家"863"高技术计划基金资助课题(2002AA731130)

摘　　要：数据采集系统中,周边电路会对ADC(analog data converter)性能带来影响。周边电路一般包括线性放大电路和采样时钟电路。线性放大电路的影响由其增益、噪声系数和通带带宽决定;时钟电路的影响取决于采样时钟抖动的方差。分析了线性放大电路和采样时钟电路对ADC性能的影响,推导了ADC有效位数减小量的表达式,给出了理论计算与仿真实验的对比结果,结果证明了理论分析的正确性。分析结果对数据采集系统的设计具有理论指导意义。In a data acquisition system, the peripheral circuit may affect the ADC performance. The effect of linear amplifier circuit and sampling clock jitter on the ADC performance is analyzed in theory, and the formula of decrement of ADC ENOB （effective number of bits） is deduced. The contrast results between the theoretical calculation and the simulation are given, which proves the correctnees of the theory. These results can theoretically guide the design of the data acquisition system.

关 键 词：放大电路 A/D转换 时钟抖动 

分 类 号：TP274[自动化与计算机技术—检测技术与自动化装置]