一种高电源抑制比低噪声快速启动的CMOS带隙基准电路设计  

作　　者：来新泉[1] 刘鸿雁[1] 魏荣峰[1] 

机构地区：[1]西安电子科技大学电路CAD所

出　　处：《中国集成电路》2005年第9期41-45,共5页China lntegrated Circuit

摘　　要：针对集成稳压器、射频电路等对精密电压基准的需求,本文设计了一款新型CMOS带隙基准电路。在降低高频噪声,增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC滤波电路限制基准启动速度的问题。采用Hynix0.5μmCMOSHspice模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5μVrms,电源抑制比(PSRR)为100dB左右,启动时间在100μs以内。

关 键 词：电源抑制比 带隙基准 CMOS 电路设计 低噪声 快速启动 SPICE模型 精密电压基准 基准电路 

分 类 号：TN432[电子电信—微电子学与固体电子学]