家庭网关SoCDSP子系统低功耗设计  

Low Power Dissipation Design of Home Gateway SoC DSP Subsystem

作　　者：吴赛[1] 张益栋[1] 王豪才[1] 

机构地区：[1]电子科技大学微电子与固体电子学院,四川成都610054

出　　处：《现代电子技术》2005年第20期116-117,120,共3页Modern Electronics Technique

摘　　要：DSP子系统是家庭网关SoC的关键部分,随着系统工作频率越来越高,系统功耗也越来越大,低功耗设计就极为重要,本文介绍了DSP的时钟配置,尤其是不同工作状态的具体配置,采用关闭DSP ROM,以及状态切换,在正常运行态、待机态、休眠态之间切换DSP子系统工作模式的方法,在系统设计阶段,降低系统功耗的方法和具体系统工作模式转换步骤,并在实际验证中取得了良好的效果。DSP subsystem is the key part of home gateway SoC. As the increasing of system frequency, the power consumption becoms more greater. The author discusses clock configuration of DSP subsystem,and uses power -off DSP ROM and mode switching to low power dissipation. In the meanes time.a detail of sleep sequence and wake up sequence of DSP subsystem are given. We get a quite good realistic effective after adapt such ways to lower the power consumption of DSP subsystem of gateway SoC.

关 键 词：通信技术 网关 研究与设计 低功耗 

分 类 号：TN915.05[电子电信—通信与信息系统]