H.264编/解码器中去块效应滤波系统的设计  

Hardware Implementation of De-blocking Loop Filter System in H.264/MPEG-4 AVC

作　　者：雷钊[1] 薛少丽[1] 梁嵩[1] 

机构地区：[1]西安交通大学电子与信息工程学院,陕西西安710049

出　　处：《电视技术》2005年第10期18-19,23,共3页Video Engineering

摘　　要：提出了一种针对H.264/MPEG-4AVC标准的高性能低复杂度的去块效应滤波系统的VLSI结构,该结构利用数据重用机制以减少数据的吞吐量,同时辅以高效的数据流控制和并行计算。在100MHz的情况下,该结构满足1920×1088@30Hz的高清晰度视频编解码要求。An efficient and low complexity architecture of De-blocking filter structure in H.264/MPEG-4 AVC is proposed in this paper. We use data reuse scheme to reduce the throughput of data, together with high efficient data flow control scheme and parallel calculation. While clocking at 100 MHz, this structure can support 1 920xl 088@30 Hz processing throughput.

关 键 词：H.264/MPEG-4 AVC标准 去块效应滤波 VLSI结构 

分 类 号：TN919.81[电子电信—通信与信息系统]