MSTP芯片的软硬件协同验证平台设计  

Hardware/Software Co-Verification Platform Design for MSTP Chip

作　　者：李济世[1] 王鹏[1] 金德鹏[1] 曾烈光[1] 

机构地区：[1]清华大学电子工程系微波与数字通信国家重点实验室,北京100084

出　　处：《光通信技术》2005年第11期4-6,共3页Optical Communication Technology

基　　金：国家863课题基金(NO.2001AA121071)资助

摘　　要：MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。

关 键 词：MSTP 软硬件协同验证平台 设计 

分 类 号：TP311[自动化与计算机技术—计算机软件与理论] TP393.1[自动化与计算机技术—计算机科学与技术]